



**UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO**

**FACULTAD DE INGENIERÍA**

**DISEÑO DIGITAL MODERNO**

**DR. OSCAR FRANCISCO FUENTES CASARRUBIAS**

**GRUPO 5**

**EQUIPO 3**

**PROYECTO PARCIAL 1**

**CARPIZO GARDUÑO ANDRÉS  
MATA RAMÍREZ XIMENA  
SOLÍS FUENTES JOSÉ ENRIQUE**

**Fecha de entrega: 6 de octubre de 2026**

# PROYECTO PARCIAL 1

## Objetivo:

Diseñar, implementar y verificar una unidad lógica combinacional de 2 bits utilizando circuitos integrados de lógica digital, de manera que el sistema reciba dos números binarios de 2 bits, permite seleccionar una de cuatro operaciones y muestre el resultado en un display de 7 segmentos. El sistema deberá incluir una entrada de habilitación (ENABLE) y una indicación de la operación activa.

## Materiales:

- Protoboard (3).
- Dip Switch (2).
- Sumador de 4 bits 74LS283.
- Compuerta XOR de 2 entradas 74LS86.
- Compuerta AND de 2 entradas 74LS08.
- Compuerta OR de 2 entradas 74LS32 (MAX).
- Compuerta NOT 74LS04 (MAX).
- Compuerta AND de 2 entradas 74LS08 (MAX).
- Multiplexores dobles 74LS153 (2).
- Decodificador 74LS47.
- Decodificador de 2 a 4 líneas 74LS139.
- Leds (4)
- Display 7 segmentos.

## Introducción:

En la ingeniería moderna, la comprensión y el diseño de sistemas digitales basados en lógica combinacional constituyen un pilar fundamental para la arquitectura de procesadores y unidades aritmético-lógicas (ALU). Este proyecto tiene como objetivo diseñar, implementar en protoboard y verificar una Unidad Combinacional de 2 bits construida con circuitos integrados de lógica discreta, prescindiendo del uso de microcontroladores.

El sistema procesa dos operandos binarios de 2 bits (A y B) y permite seleccionar mediante un selector de control (S1, S0) una de cuatro operaciones fundamentales: suma (SUM), XOR bit a bit, AND bit a bit y valor máximo (MAX). Además, el diseño integra un multiplexor (MUX) para el enrutamiento de datos, un decodificador de 2 a 4 líneas asociado a un arreglo de LEDs para la indicación visual de la operación activa, una señal de habilitación (ENABLE) para el control global del circuito, y un display de 7 segmentos para la

visualización del resultado final. A lo largo de este reporte se detalla el desarrollo teórico de las tablas de verdad, la simplificación mediante ecuaciones booleanas, la arquitectura del esquemático final y la validación experimental a través de la tabla de pruebas.

### **Desarrollo:**

- **Polarización de la protoboard y de los circuitos integrados:**


La polarización del circuito en la protoboard comienza con la distribución general de la alimentación principal a través de los buses laterales. La fuente regulada de 5 [V] se conecta a las líneas verticales principales, transmitiendo el voltaje de  $V_{CC}$  y la tierra (GND) a lo largo del montaje. Para garantizar que todas las secciones del circuito compartan el mismo nivel del voltaje colocamos puentes verticales, interconectando los rieles superiores e inferiores de las tres protoboards.

Cada uno de los circuitos integrados distribuidos en las tres protoboards se polariza conectando directamente sus pines de alimentación a dichos buses.

En el bloque de entrada, las señales de control y datos provienen del bloque de DIP switches que se encuentra en la protoboard intermedia. Cada switch recibe el voltaje de +5 [V] en su terminal de entrada y se acondiciona en su salida mediante un arreglo de resistencias de pull-down de 10 [ $k\Omega$ ] conectadas a tierra. LO anterior asegura que las entradas de los circuitos integrados tengan un nivel lógico “0” cuando los switches están abiertos.

Por último, el bloque de salidas e indicadores se polariza asegurando la protección de los componentes.

- Diagrama bloques:



- Tabla de verdad del sistema:

| ENABLE | $S_1$ | $S_0$ | Operación             | $Y_2$                | $Y_1$                       | $Y_0$            | Valor en display |
|--------|-------|-------|-----------------------|----------------------|-----------------------------|------------------|------------------|
| 0      | X     | X     | Sistema deshabilitado | 0                    | 0                           | 0                | Apagado          |
| 1      | 0     | 0     | $SUM(A + B)$          | $C_{out}$ de la suma | $A_1 \oplus B_1 \oplus C_0$ | $A_0 \oplus B_0$ | Decimal 0 a 6    |
| 1      | 0     | 1     | $XOR(A \oplus B)$     | 0                    | $A_1 \oplus B_1$            | $A_0 \oplus B_0$ | Decimal 0 a 3    |
| 1      | 1     | 0     | $AND(A \cdot B)$      | 0                    | $A_1 \cdot B_1$             | $A_0 \cdot B_0$  | Decimal 0 a 3    |
| 1      | 1     | 1     | $MAX(max(A, B))$      | 0                    | $max(A, B)_1$               | $max(A, B)_0$    | Decimal 0 a 3    |

**Tabla de estados mapeada por combinación:**

| $A_1A_0$ | $B_1B_0$ | Decimal<br>(A, B) | $SUM(A + B)$ | $XOR(A \oplus B)$ | $AND A \cdot B$ | $max(A, B)$ |
|----------|----------|-------------------|--------------|-------------------|-----------------|-------------|
| 00       | 00       | 0, 0              | 0(000)       | 0(00)             | 0(00)           | 0(00)       |
| 00       | 01       | 0, 1              | 1(001)       | 1(01)             | 0(00)           | 1(01)       |
| 00       | 10       | 0, 2              | 2(010)       | 2(10)             | 0(00)           | 2(10)       |
| 00       | 11       | 0, 3              | 3(011)       | 3(11)             | 0(00)           | 3(11)       |
| 01       | 00       | 1, 0              | 1(001)       | 1(01)             | 0(00)           | 1(01)       |
| 01       | 01       | 1, 1              | 2(010)       | 0(00)             | 1(01)           | 1(01)       |
| 01       | 10       | 1, 2              | 3(011)       | 3(11)             | 0(00)           | 2(10)       |
| 01       | 11       | 1, 3              | 4(100)       | 2(10)             | 1(01)           | 3(11)       |
| 10       | 00       | 2, 0              | 2(010)       | 2(10)             | 0(00)           | 2(10)       |
| 10       | 01       | 2, 1              | 3(011)       | 3(11)             | 0(00)           | 2(10)       |
| 10       | 10       | 2, 2              | 4(100)       | 0(00)             | 2(10)           | 2(10)       |
| 10       | 11       | 2, 3              | 5(101)       | 1(01)             | 2(10)           | 3(11)       |
| 11       | 00       | 3, 0              | 3(011)       | 3(11)             | 0(00)           | 3(11)       |
| 11       | 01       | 3, 1              | 4(100)       | 2(10)             | 1(01)           | 3(11)       |
| 11       | 10       | 3, 2              | 5(101)       | 1(01)             | 2(10)           | 3(11)       |
| 11       | 11       | 3, 3              | 6(110)       | 0(00)             | 3(11)           | 3(11)       |

● **Funciones booleanas:**

➤ Suma:

$$S_0 = A_0 \oplus B_0$$

$$S_1 = A_1 \oplus B_1 \oplus (A_0 \cdot B_0)$$

$$S_2(\text{Acarreo } C_{out}) = (A_1 \cdot B_1) + ((A_0 \cdot B_0) \cdot (A_1 \oplus B_1))$$

➤ XOR:

$$Y_{0,XOR} = A_0 \oplus B_0$$

$$Y_{1,XOR} = A_1 \oplus B_1$$

➤ AND:

$$Y_{0,AND} = A_0 \cdot B_0$$

$$Y_{1,AND} = A_1 \cdot B_1$$

➤ MAX:

❖ Comparación:

$$Comp_{(A \geq B)} = A_1 \cdot B_1(negada) + (A_1 \odot B_1) \cdot (A_0 + B_0(negada))$$

❖ Salida del bloque:

$$Y_{0,MAX} = (A_0 \cdot Comp_{(A \geq B)}) + (B_0 \cdot Comp_{(A \geq B)}(negada))$$

$$Y_{1,MAX} = (A_1 \cdot Comp_{(A \geq B)}) + (B_1 \cdot Comp_{(A \geq B)}(negada))$$

➤ MUX y ENABLE:

$$Y_0 = ENABLE \cdot (S_1(negada) \cdot S_0(negada) \cdot S_{0,SUM} + S_1(negada) \cdot S_0 \cdot Y_{0,XOR} + S_1 \cdot S_0(negada) \cdot Y_{0,AND} + S_1 \cdot S_0 \cdot Y_{0,MAX})$$

$$Y_1 = ENABLE \cdot (S_1(negada) \cdot S_0(negada) \cdot S_{1,SUM} + S_1(negada) \cdot S_0 \cdot Y_{1,XOR} + S_1 \cdot S_0(negada) \cdot Y_{1,AND} + S_1 \cdot S_0 \cdot Y_{1,MAX})$$

$$Y_2 = ENABLE \cdot (S_1(negada) \cdot S_0(negada) \cdot S_{2,SUM})$$

➤ Decodificador:


$$LED_{SUM} = ENABLE \cdot S_1(Negada) \cdot S_0(Negada)$$


$$LED_{XOR} = ENABLE \cdot S_1(Negada) \cdot S_0$$

$$LED_{AND} = ENABLE \cdot S_1 \cdot S_0(Negada)$$


$$LED_{MAX} = ENABLE \cdot S_1 \cdot S_0$$

● Simulación:





### Experimental:



### Conclusiones:

La realización de este proyecto permitió poner en práctica el flujo completo de diseño digital combinacional, partiendo de especificaciones funcionales teóricas hasta llegar a una implementación física funcional e interconectada en protoboard. Mediante el uso de circuitos integrados discretos, se logró consolidar una unidad aritmética y lógica de 2 bits capaz de

ejecutar correctamente las cuatro operaciones requeridas, desplegar visualmente el estado del sistema y controlar las salidas mediante la señal de ENABLE.

Durante el proceso de montaje y pruebas físicas, se identificaron diversos retos técnicos, tales como falsos contactos en las líneas del protoboard, estados lógicos flotantes producidos por la ausencia de resistencias de referencia y rebotes en los DIP switches. Entre las principales limitaciones del diseño destacan el rango reducido de los datos (entradas de 0 a 3 sin signo) y la ausencia de indicadores adicionales de desbordamiento en la suma dentro de la arquitectura base. A pesar de estas restricciones, se verificó el correcto funcionamiento de cada bloque lógico frente a la tabla de casos de prueba, cumpliendo satisfactoriamente con los criterios de diseño, estabilidad y documentación requeridos.